# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

## (19)E本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

### 特開平5-276153

(43)公開日 平成5年(1993)10月22日

(51)Int.Cl. <sup>5</sup>		識別記号	庁内整理番号	FΙ	技術表示箇所
H 0 4 L	7/08	D	7928-5K		
H 0 4 J	3/06	Α	8843-5K		
H 0 4 L	7/10		7928-5K		

審査請求 未請求 請求項の数2(全 7 頁)

(21)出願番号

特顧平3-308635

(22)出願日

平成3年(1991)11月25日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 浜田 樹欣

東京都港区芝五丁目7番1号日本電気株式

会补内


(74)代理人 弁理士 京本 直樹 (外2名)

#### (54) 【発明の名称】 フレーム同期回路

#### (57)【要約】 (修正有)

【構成】同期信号を選択する入力手段10と、フレーム 同期ビットや、同期保護判定計数値や、同期動作の記憶 手段12と、同期ビットの一致・不一致回数の計数手段 13と、抽出したフレーム・ワードと記憶されたフレー ムワードとの一致を判定する比較手段11と、計数手段 13の初期値を入力する指定値設定手段15と、加算. 減算を行うシフト手段16と、データの一部を書き換え るデジット選択手段17と、12, 15, 16, 17の 各手段からのデータを選び計数手段13に送る選択手段 14と、フレーム同期動作手順を連続的に実現する制御 手段19と、記憶手段13の記憶箇所を決めるアドレス 選択手段20とを備えている。

【効果】複数のフレーム同期の実現にも最小限のハード の増加でよく、パラメータの変更、即ちデータ信号のフ レーム同期ピットの増減、フレーム同期信号および同期 の安定条件の変更に対し、初期値や計数値等の条件を変 更するだけで対応できる。



#### 【特許請求の範囲】

【請求項1】 フレーム同期信号を重畳したデジタル信 号データから同期信号を選択する入力手段と、フレーム 同期ビットや、同期の安定動作を判定する同期保護の判 定計数値や、同期動作に必要な一時的な動作状態を一時 記憶する記憶手段と、前記入力手段からの同期ピットの 取り込み回数やフレームワードの一致・不一致計数回数 を計数する計数手段と、入力データから抽出したフレー ム・ワードと外部より入力した既知のフレーム・ワード 又は前記記憶手段に記憶されたフレームワードとの一致 を判定する比較手段と、前記計数手段の初期値を外部デ ータに従って入力する指定値設定手段と、前記計数手段 の加算または減算処理を行うデータのシフト手段と、記 憶したデータの一部だけを書き換えるデジット選択手段 と、該指定値設定手段, 該シフト手段, 該デジット選択 手段、該記憶手段からのデータを選び前記計数手段にデ ータを送る選択手段と、フレーム同期動作手順を時間連 続的に実現する制御手段と、その手順に呼応して前記記 憶手段の記憶箇所を決めるアドレス選択手段とを備えて いることを特徴とするフレーム同期回路。

【請求項2】 前記記憶手段がRAMで構成され、フレーム同期ビットと、内部ステータス監視ビットである同期判定ビット,フレーム取り込み完了判定ビット,後方保護値判定ビット,前方保護値判定ビット,ワード検出結果の一致判定ビットと、フレームの一致および不一致の判定計数値とを一時記憶することを特徴とする請求項1記載のフレーム同期回路。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はフレーム同期回路に関し、特にディジタルデータ伝送のフレーム同期信号の種類、同期判定条件、処理すべきフレームの数等が異っても、一種類の基本構成の回路にて処理できるフレーム同期回路に関する。

[0002]

100

【従来の技術】一般にディジタルデータの伝送装置間の信号伝送は、時系列の信号処理を行うための繰り返しの処理単位としてフレームを定義し、送信側では、このフレームの中に伝送すべき複数個のデータ列を収容している。受信側では、これらのフレームの中のデッタの大変では、フレーム周期のある決まったとのでは、フレーム周期のある決まったのではフレームの先頭)に重量伝送されているフレーム同期信号を抽出し、このタイミングの同期で確立した後に必要な信号処理を行って来た。昨今ムの他にマルチフレームとして幾種類ものフレーム同時に確立する方式や、且つしSIに複数のフレーム同期方式が望まれており、大規模しSIに複数のフレーム同期回路を搭載する方法がとられてきた。

「ハハハッ」 谷本 この種のコレニノ 同期同敗は同じの

のプロック図に示すように、フレーム同期ワードを含む 時間シーケンシャルな入力信号500と、入力信号から 同期ワードを検出するワード検出回路50と、あらかじ め定められている指定同期ワードを出力するワード発生 回路52と、この指定同期ワードと入力から抽出された 同期ワードと比較し、合否を判定する比較回路51と、 同期ワードが合致を続けた場合にあらかじめ定められた フレーム同期ワードの合致回数に達するかどうかを計数 する、いわゆる後方保護の一致計数回路54と、あらか じめ定められたフレーム同期ワードの不一致回数を計数 する、いわゆる前方保護の不一致計数回路55と、最終 的に一致および不一致計数回路54,55の計数結果を 入力し、所定の一致又は不一致の判定条件であるかどう かを判定する同期判定回路57と、同期外れの場合に符 号誤りなどにより同期復帰動作をくり返すハンチングを 防止するハンチング制御回路58と、フレーム同期ワー ド発生回路52の基本タイミングを制御するタイミング 計数回路53とで構成される。

【0004】次に従来例の動作を説明する。

【0005】入力信号500からワード検出部50でフ レームワードを抽出し、比較回路51に入力する。比較 回路51のもう一つの入力には、フレーム同期回路の基 本タイミングを生成するタイミング計数回路53で駆動 し、ワード発生回路52で作ったフレームワードを入力 している。この比較回路51の判定信号はフレームの― 致・不一致を計数する一致計数回路54と不一致計数回 路55に入力している。これらの計数結果で同期判定回 路57から同期判定信号を出力し、ハンチング回路58 でタイミング計数回路53の計数を停止、継続の制御い わゆるハンチング制御を行っている。このようなフレー ム同期回路は、一つの基本のフレーム同期ワードと、あ らかじめ定められた一つの一致不一致の判定条件と、定 められたフレームの数に対して、それぞれこの回路構成 が必要となる。したがって前述の条件が変ったり、他の マルチフレーム同期がある場合には、それぞれの場合に 対応した数だけこの回路構成を必要としていた。

[0006]

【発明が解決しようとする課題】この従来のフレーム同期回路は、フレーム同期の基本計数回路とフレームワードの一致,不一致の計数回路、フレームワードの比較判定回路と同期判定回路がそれぞれ独立に必要なので、数多くのフレーム同期を同時に実現するためには、ハード規模が増大する欠点がある。これを回避するため、大規模しSI等で実現してきたが、近年多様化する信号処理に従ってフレーム同期信号の種類、条件、数等はその時時によって異なるために、その度にLSIを開発する事は非常に困難になっている。

【0007】本発明の目的はフレーム同期信号の種類、 条件、数が変っても一つの数値計数回路と一つの比較判 中回吸り即榜事子で時間シーケンショルがに同盟が立た 行うフレーム同期回路を提供することにある。 【0008】

【課題を解決するための手段】本発明のフレーム同期回 路はフレーム同期信号を重畳したデジタル信号データか ら同期信号を選択する入力手段と、フレーム同期ビット や、同期の安定動作を判定する同期保護の判定計数値 や、同期動作に必要な一時的な動作状態を一時記憶する 記憶手段と、前記入力手段からの同期ビットの取り込み 回数やフレームワードの一致・不一致計数回数を計数す る計数手段と、入力データから抽出したフレーム・ワー ドと外部より入力した既知のフレーム・ワード又は前記 記憶手段に記憶されたフレームワードとの一致を判定す る比較手段と、前記計数手段の初期値を外部データに従 って入力する指定値設定手段と、前記計数手段の加算ま たは減算処理を行うデータのシフト手段と、記憶したデ ータの一部だけを書き換えるデジット選択手段と、該指 定値設定手段、該シフト手段、該デジット選択手段、該 記憶手段からのデータを選び前記計数手段にデータを送 る選択手段と、フレーム同期動作手順を時間連続的に実 現する制御手段と、その手順に呼応して前記記憶手段の 記憶箇所を決めるアドレス選択手段とを備えている。

[0009]

【実施例】次に本発明について図面を参照して説明す る。図1は本発明の一実施例のブロック図、図2は本実 施例の制御回路から制御される論理処理を示すシーケン スフローの流れ図、図3は本実施例の処理時間の関係を 示すタイムチャート、図4は本実施例のRAM12への 記憶内容を説明する説明図である。まず図1の実施例は フレームビット(以下Fビットという)を順次サンプリ ングし取り込む入力回路10、あらかじめ所定の基準フ レームワードがあれば、この既知参照データ101と入 力Fビットと比較する比較回路11、なお後述するRA M12に新規に格納されたフレームワードがあればこれ を読み出して入力Fピットと比較される。次に、基準フ レームワードおよび後述するフレーム同期動作手順の過 程における各ステータス情報の記憶、およびフレーム取 り込み回数の計数値(C)、フレームワードの一致判定 の計数値(Cy)、フレームワードの不一致判定の計数 値(Cn)等の判定条件を記憶しているRAM12、各 プロセスの動作手順における計数動作を行う計数回路1 3、計数回路13の初期値等を外部からの初期設定値1 02により設定する指定値設定回路15、計数回路13 の加算減算処理を行うシフト回路16、データの一部の みを費き換えるディジット選択回路17、これらの指定 設定回路15、シフト回路16、ディジット選択回路1 7、RAM12のデータを選び計数回路13に送る選択 回路1.4、各プロセスの動作を時間シーケンシャルに行 うように制御する制御回路19、この制御信号によりR AM12のアドレス選択を行うアドレス選択回路20、

AM12の情報等を外部に取り出す出力回路18から構成される。

【0010】次に制御回路19により制御されるシーケ ンスフローを図2および図4のRAM12の記憶内容も 参照して説明する。ここでは図2のステップS1の左側 のフローとなる同期状態から同期外れの状態に移る例を 説明する。入力回路10で入力データのFピットをサン プルし取り込む(ステップS2)。この時、計数回路1 3には前フレームまでのFビット列を格納しているRA M12から所定のアドレス (aaaaH) のFビット (図2ではF1~F8の8ビット構成)の格納データを シフト回路16を介してFビット列を1ビットシフトし て呼出している。前述のサンプルした新たなFビットを 前記Fビット列の最後尾につけ、これを新たなFビット 列としてRAM12の所定のアドレス (aaaaH) に 格納する。次にFビットの取り込み回数の計数値(C) をRAM12所定のアドレス(ccccH)から計数回 路13に取り込み、1を加算して同じアドレスに再度格 納する(ステップS3)。この時、あらかじめ分かって いる取り込み回数と実際の取り込み回数の計数値(C) と比較し、もし取り込み回数が完了していない場合に は、次回のフレーム同期シーケンスに移り、完了した場 合はワード検出シーケンスに移る(ステップS4)。す なわち、Fビット列を前述と同様にアドレス(aaaa H) から計数回路13に取り込む。フレーム同期の期待 値は既知の基準フレームワードである参照データ101 として外部より比較回路11に入力し前記計数回路13 の値と比較する。その比較値が一致した場合は次回のフ レームシーケンスに移り、不一致の場合はRAM12の 所定のアドレス(eeeeH)に格納した不一致判定計 数値(Cn)に1を加算する(ステップS6、S7)。 この(Cn)が同期の安定条件で決まる計数値Nを越え ないときは、(Cn)値を前記アドレス(eeeeH) に再格納し次回のフレーム同期シーケンスに移る。(C n)が(N)を越えた場合には、同期外れと判定し、R AM12の所定のアドレス(bbbbH)の指定ビット (S1) に「0」を書き込む(1:同期、0:非同 期)。更に、アドレス(ddddH)の(Cy)値に 「0」を書き込み一致判定計数値をリセットする (ステ ップS 8, S 9)。

【0011】ここで図4におけるRAM12のアドレスbbbHの内部ステータス監視ビットを説明する。S1は同期判定ビット、S2はFビット取り込み完了判定ビット、S3はワード検出一致計数値(Cy)が同期安定条件で決まる計数値(Y:後方保護値)を越えたかの判定ビット、S4はワード検出不一致計数値(Cn)が計数値(N:前方保護値)を越えたかの判定ビット、S5はワード検出結果の一致判定ビット、S6~S8はその他のフレーム同期と直接関係ないビットである。これ

ファロ をできることをしましてしまし

スの該当1ビットをデジット選択回路17にて選び、選択回路14で該当ビットだけをメモリ内容の曹換えを行うように動作する。したがって、フレーム同期の状態監視は、これらの監視ビットを読み出す事で、容易に判定する事が出来る。例えば、同期判定はS1を定期的に確認すれば即座に分かり、また信号処理に必要な同期タイミングはフレーム周期毎にS1とS5を同時に確認する事によって特定する事が出来る。

【0012】前述したように指定値設定回路15は、計 数回路14の初期値や計数上の指定値を初期設定入力1 02から入力するためのもので、これにより任意のフレ ーム長の同期信号や安定条件を自由に変更してRAM1 2に格納できる。制御回路19は、計数回路13や選択 回路14等全体の制御を前述のフローにより行うと共 に、アドレス選択回路20を時間シーケンシャルに動作 するように制御し、アドレス選択回路20がRAM12 へのメモリ・アドレスを指定するように構成している。 出力回路18は、同期結果の出力信号や前述のステータ ス監視ビット等を外部に出力するものである。以上の処 理を図3に示すタイムチャートのように順次繰り返し行 う事でフレーム同期を実現できる。また、同期外れ状態 から同期復帰過程の処理シーケンスは図2のシーケンス ・フローの右側のフローが表しているが、上で説明した と同様なシーケンスで実現できる。

#### [0013]

【発明の効果】以上説明したように、本発明によれば、フレーム同期処理を一つの計数手段と、計数値やフレームワード等を一時記憶する記憶手段と、計数値やフレームワードの比較判定手段と、かつフレーム同期を時間シーケンシャル的に連続的に繰り返す制御回路とを備えることにより、複数のフレーム同期を実現する場合にも最小限のハードの増加で実現できる。しかもパラメータの変更即ちデータ信号のフレーム同期ビットの増減、フレ

ーム同期信号の変更、同期の安定条件の変更に対し、初期値や計数値等の条件を変更するだけでフレキシブルに 対応できる効果がある。

#### 【図面の簡単な説明】

【図1】本発明の一実施例のフレーム同期回路のブロック図である。

【図2】本実施例のフレーム同期回路のシーケンスフロー図である。


【図3】本実施例の処理時間の関係を示すタイムチャートである。

【図4】本実施例のRAMの記憶内容を示す説明図である。


【図 5 】従来のフレーム同期回路のプロック図である。 【符号の説明】


- 10 入力回路
- 11 比較回路
- 12 RAM
- 13 計数回路
- 14 選択回路
- 15 指定值設定回路
- 16 シフト回路
- 17 デジット選択回路
- 18 出力回路
- 19 制御回路
- 20 アドレス選択回路
- 50 ワード検出回路
- 51 比較回路
- 52 ワード発生回路
- 53 タイミング計数回路
- 54 一致計数回路
- 55 不一致計数回路
- 56 ハンチング制御回路
- 57 同期判定回路

【図1】




[図3]






A. A.

【図4】



【図5】



#### (54) SYNCHRONIZATION HOLD CIRCUIT

(11) 5-276152 (A)

(43) 22.10.1993 (19) JP

(21) Appl. No. 4-71053


3 (22) 27.3.1992

(71) NEC CORP (72) MASATOSHI SEKINE

(51) Int. Cl<sup>5</sup>. H04L7/08,H04J3/06

PURPOSE: To stably secure the synchronization holding of the demodulator of a receiving side even if the quality of a radio channel is deteriorated at the time of transmitting a digital signal through the radio channel.

CONSTITUTION: The frame time width of a frame signal outputted from a detector 1 to input a received signal is measured by a frame timing detection circuit 2, and in the case that the frame time width satisfies normal time in succession more than three times, frame synchronization is decided to have been established, and synchronization acquisition processing is finished. Henceforward, the frame signal is generated by a frame timing signal generation circuit 3 driven by a timing signal from a highly stable reference signal generator 4 installed inside.




a: received signal, b: frame signal c: fixed frame timing signal, d: timing signal

#### (54) FRAME SYNCHRONIZATION CIRCUIT

- (11) 5-276153 (A)
- (43) 22.10.1993 (19) JP
- (21) Appl. No. 3-308635 (22) 25.11.1991
- (71) NEC CORP (72) TATSUYOSHI HAMADA
- (51) Int. Cl<sup>5</sup>. H04L7/08,H04J3/06,H04L7/10

PURPOSE: To manage the realization of plural synchronizations with the minimum increase of hardware, and to deal with the alteration of a parameter, that is, the increase or the decrease of the frame synchronizing bits of a data signal, and the alteration of the stability condition of a frame synchronizing signal and the synchronization by only altering the condition of an initial value or a count value, etc.

CONSTITUTION: An input means 10 to select a synchronizing signal, the storage means 12 of the frame synchronizing bit, a synchronization protection deciding count value and synchronizing operation, the counting means 13 of the number of times of coincidence non-coincidence of the synchronizing bit, a comparing means 11 to decide the coincidence between an extracted frame word and a stored frame word, a designated value setting means 15 to input the initial value of the counting means 13, a shifting means 16 to execute addition and subtraction, a digit selecting means 17 to re-write a part of data, a selecting means 14 to select the data from each means 12,15 to 17 and send it to the counting means 13, a control means 19 to realize continuous frame synchronizing operation procedure, and an address selecting means 20 to determine the storage place of the storage means 12 are provided.



16: shift circuit, 18: output circuit, 100: input signal, 101: known reference data, 102: initial set value, 103: synchronized output

#### (54) DATA TRANSMISSION PROCESSOR

- (11) 5-276156 (A)
- (43) 22.10.1993 (19) JP
- (21) Appl. No. 4-70680 (22) 27.3.1992
- (71) MITSUBISHI ELECTRIC CORP (72) KAZUTO HONDA
- (51) Int. Cl<sup>5</sup>. H04L12/02,H04L12/56,H04L29/10,H04Q3/76

PURPOSE: To attain the conversion of dial information into the dial information attached with a DTE facility or its reverse conversion by setting a dial switching table beforehand.

CONSTITUTION: Supposing the dial information synthesized with DTE facility information is made synthetic information, a data transmission processor is provided with a dial conversion table 10 to store the dial information and the synthetic information as coordinating them with each other, and the mutual conversion of the dial information and the synthetic information is executed by the protocol handier of a layer 3 by using this dial conversion table 10. Consequently, in the layer of a level higher than the layer 4, the DTE facility information need not be taken into consideration, and in these high-level layers, the DTE facility can be supported without changing the protocol handier.

